

计算机组成原理

存储器层次结构

考试大纲

三、存储器层次结构

(一) 存储器的分类

(二) 层次化存储器的基本结构

(三) 半导体随机存取存储器

1. SRAM存储器

2. DRAM存储器

3. Flash存储器

(四) 主存储器

1. DRAM芯片和内存条

2. 多模块存储器

3. 主存和CPU之间的连接

(五) 外部存储器

1. 磁盘存储器

2. 固态硬盘 (SSD)

(六) 高速缓冲存储器 (Cache)

1. Cache的基本原理

2. Cache和主存之间的映射方式

3. Cache中主存块的替换算法

4. Cache写策略

(七) 虚拟存储器

1. 虚拟存储器的基本概念

2. 页式虚拟存储器

基本原理, 页表, 地址转换, TLB (块表)

3. 段式虚拟存储器的基本原理

4. 段页式虚拟存储器的基本原理

1. 按存储介质分类



半导体存储器

采用半导体器件（如MOS管、双极型晶体管）构成。体积小、功耗低、存取时间短。

代表： 主存 (RAM, ROM), Cache, U盘, SSD固态硬盘。



磁表面存储器

在金属或塑料基面上涂敷磁性材料。容量大、成本低，但速度慢、体积大。

代表： 机械硬盘 (HDD), 磁带 (Tape)。



光盘存储器

利用光学原理读写信息，通常用激光在盘面上刻录坑洼。可靠性高、便携。

代表： CD-ROM, DVD-ROM, 蓝光光盘 (BD)。

2. 按存取方式分类

随机存取存储器 (RAM)

存储器的任何一个存储单元的内容都可以**随机存取**，且存取时间与存储单元的物理位置无关。

应用：主存 (内存)、Cache。

注意：半导体RAM通常是易失性的。

串行访问存储器 (SAM / DAM)

读写必须按物理位置先后顺序寻址。包括：

- **顺序存取 (SAM)：**如磁带，必须从头完全顺序扫描。
- **直接存取 (DAM)：**如磁盘，先寻找磁道（半随机），再寻找扇区（顺序）。


层次化存储金字塔模型

为了解决"容量大、速度快、成本低"这三个无法同时满足的矛盾，现代计算机采用层次化结构：

- **CPU寄存器：** 速度最快，容量极小，成本极高。
- **Cache (高速缓存)：** 协调CPU和主存的速度差异。SRAM制造。
- **主存 (Main Memory)：** 协调Cache和辅存的差异。DRAM制造。
- **辅存 (磁盘/SSD)：** 容量极大，成本极低，速度慢。

系统视角下的**两个重要层次**：

1. **Cache-主存层次：** 解决CPU与主存的速度不匹配问题（硬件自动完成）。
2. **主存-辅存层次：** 解决主存容量不足问题（虚拟存储器，OS+硬件完成）。



存储系统基本概念

层次结构

高速缓存 (Cache)

主存储器 (主存、内存)

辅助存储器 (辅存、外存)

可直接被CPU读写

主存—辅存：实现虚拟存储系统，解决了主存容量不够的问题

Cache—主存：解决了主存与CPU速度不匹配的问题

分类

按层次结构 同上↑

按存储介质 半导体存储器、磁表面存储器、光存储器

按存取方式 随机存取存储器 (RAM)，如内存；顺序存取存储器 (SAM)，如磁带；直接存取存储器 (DAM)，如磁盘；相联存储器 (可按内容访问的存储器，CAM)，如快表

按信息可更改性 读/写存储器，只读存储器 (ROM)

断电后信息是否消失 易失性存储器，如内存、Cache；非易失性存储器，如磁盘、光盘

信息读出后，原信息是否被破坏 破坏性读出，如DRAM芯片；非破坏性读出，如SRAM芯片、磁盘

SAM和DAM都属于“串行访问存储器”

存储器性能指标

存储容量=存储字数×字长

单位成本(每位价格)=总成本/总容量。

数据传输率(主存带宽)=数据的宽度/存储周期。

存储周期=存取时间+恢复时间

核心理论：局部性原理 (Principle of Locality)

时间局部性 (Temporal Locality)

如果程序中的某条指令一旦执行，不久以后该指令可能再次执行；如果某数据被访问过，不久以后该数据可能再次被访问。

产生原因： 程序中存在大量的循环操作（如 for, while 循环）。

应用： 将最近访问过的数据/指令保留在 Cache 中。

空间局部性 (Spatial Locality)

一旦程序访问了某个存储单元，在不久之后，其附近的存储单元也将被访问。

产生原因： 指令通常是顺序存放、顺序执行的；数据（如数组）也是连续存放的。

应用： 访存时，不仅取当前字，还要将相邻的块 (Block/Line) 一次性调入 Cache。

层次化存储器性能指标

Hit

命中率 (Hit Rate)

平均访存时间 (AMAT) 计算

设 H 为 Cache 命中率, t_c 为 Cache 访问时间, t_m 为主存访问时间。

$$AMAT = H \times t_c + (1 - H) \times (t_c + t_m)$$

注意: 上述公式基于"同时访问"或"先访问Cache后访问主存"的模型 (上式为先访Cache模型)。

SRAM 与 DRAM 基本原理

1. 静态随机存取存储器 (SRAM)

- **存储元件：** 触发器（通常是6个MOS管组成的双稳态触发器）。
- **特点：** 只要不断电，状态就能稳定保持（非破坏性读出）。速度极快，集成度低，功耗大，成本高。
- **应用：** Cache。

2. 动态随机存取存储器 (DRAM)

- **存储元件：** 电容（通常是1个MOS管+1个电容）。
- **特点：** 利用电容存储电荷的多少来代表二进制0和1。由于电容会漏电，信息会随时间流失。
- **应用：** 主存。



Key Differences Between SRAM & DRAM

SRAM	DRAM
• SRAM stores data in transistor flip-flops, holding it without refresh as long as powered. • Much faster due to its flip-flop design, which allows for quicker access to data. • More expensive per bit due to its more complex cell structure (more transistors) and lower density. • Has lower density because each bit requires more transistors, taking up more physical space.	• DRAM stores data in a capacitor, requiring periodic refresh due to charge leakage. • Slower because of the need for refresh cycles and the time it takes to charge/discharge capacitors. • Less expensive per bit because of its simpler cell structure, allowing for higher density. • Has higher density due to its simple cell structure, allowing more bits to be packed into a smaller area.

SRAM 与 DRAM 深度对比

特性	SRAM (静态RAM)	DRAM (动态RAM)
存储信息元件	双稳态触发器 (6个晶体管)	栅极电容 (1个晶体管+1个电容)
破坏性读出	否 (非破坏性读出)	是 (读出后需重写/再生)
需要刷新	不需要	需要 (电容漏电)
速度与集成度	速度极快，集成度低	速度较慢，集成度极高
地址线复用	不复用 (引脚多)	行、列地址线复用 (引脚减半)
主要应用	高速缓冲存储器 (Cache)	主存储器 (Main Memory)

DRAM 的刷新机制

-  **刷新原因与周期：** DRAM电容会漏电，一般必须在 **2ms** (刷新周期) 内对所有存储单元进行一次刷新。刷新按**行**进行，由硬件自动完成，对CPU透明。
-  **集中刷新：** 在一个刷新周期内，利用一段固定时间，依次对所有行进行刷新。
缺点： 存在"死区"（死时间），此时CPU无法访问存储器。
-  **分散刷新：** 将一个存储周期分为两半，前半段用于正常读写，后半段用于刷新。
缺点： 延长了系统的存取周期，降低了系统速度；且刷新过于频繁。
-  **异步刷新 (最常用)：** 结合前两种。将刷新周期（如2ms）除以行数，得到刷新间隔 t 。每隔时间 t 产生一次刷新请求。这种方法将死区分布在整个刷新周期中。

只读存储器 (ROM) 与 Flash

ROM 演进历程

- **MROM (掩膜ROM):** 出厂固化, 不可更改。
- **PROM (可编程ROM):** 用户可一次性写入。
- **EPROM (可擦除PROM):** 紫外线擦除, 多次写入。
- **EEPROM (电可擦除PROM):** 电擦除, 支持字/字节级别修改, 速度较慢。

Flash 存储器 (闪存)

基于 EEPROM 技术发展而来, 是非易失性存储器的主流。

- **特点:** 电擦除、电写入。写入前必须先擦除 (因为只能将1写成0, 擦除是全置1)。
- **读写特性:** 读速度极快, 写速度较慢 (需先擦除块)。
- **擦除单位:** 通常以"块" (Block) 为单位进行擦除。
- **应用:** U盘、SSD固态硬盘的存储介质。

主存储器的基本组成



存储体 (Memory Matrix): 由若干个存储单元组成，每个单元包含若干个存储元件。存储体是存放数据的核心区域。



地址寄存器 (MAR): 存放CPU发出的要访问的存储单元地址。MAR的位数对应存储单元的个数（如 n 位对应 2^n 个单元）。



数据寄存器 (MDR): 暂存从存储器读出或要写入存储器的数据。MDR的位数反映了存储字长（通常为8、16、32、64位）。



地址译码器与驱动器: 将MAR中的地址信号翻译成存储体内的行/列选择信号，并放大驱动电流。




控制电路: 接收CPU的读写控制信号，协调MAR、MDR和存储体的工作时序。

DRAM array


1 transistor + capacitor per “bit”

(Recall: a capacitor stores charge)




DRAM operation (load one byte)

Estimated latencies are in
units of memory clocks: DDR3-
1600 (Kayvon's laptop)




Load next byte from (already active) row


Lower latency operation: can skip precharge and row activation steps



Problem: low pin utilization due to latency of access





Data pins in use only a small fraction of time
(red = data pins busy)




This is bad since they are the scarcest resource!

DRAM burst mode



DRAM chip consists of multiple banks


- All banks share same pins (only one transfer at a time)
- Banks allow for pipelining of memory requests
 - Precharge/activate rows/send column address to one bank while transferring data from another
 - Achieves high data pin utilization



Organize multiple chips into a DIMM

Example: Eight DRAM chips (64-bit memory bus)

Note: DIMM appears as a single, higher capacity, wider interface DRAM module to the memory controller. Higher aggregate bandwidth, but minimum transfer granularity is now 64 bits.



1. DRAM 芯片和内存条

地址线复用技术

由于DRAM容量极大，如果采用单向送地址，引脚会非常多。现代DRAM均采用**地址复用技术**。

- 行地址和列地址通过**同一组引脚**分两次送入芯片。
- 首先送行地址，由行选通信号 (RAS) 锁存。
- 然后送列地址，由列选通信号 (CAS) 锁存。
- **优势：** 将地址引脚数量减半，大幅减小芯片体积。

引脚数量计算

例如：容量为 $1M \times 8$ 位的 DRAM 芯片。

- 地址线： $1M = 2^{20}$ ，原需20根。复用后只需要 $20 / 2 = 10$ 根地址引脚。
- 数据线：8 位 = 8 根数据引脚。
- 控制线：RAS, CAS, WE (读写控制), CS (片选, 可能不需要因RAS/CAS可兼任)。最少需 3-4 根。
- 总引脚： $10 + 8 + 3 \approx 21$ 根（不含电源地）。

2. 多模块存储器：提升带宽的利器


为匹配CPU高速处理需求，需提高主存吞吐率（带宽）。

单体多字存储器：

加宽总线。一个周期读出多个字 (如64位代替16位)。缺点：指令/数据必须连续，遇转移指令效果差。

多体交叉存储器 (Interleaved Memory):

- 由 m 个独立的存储模块组成，每个模块有独立的编址和读写控制。
- **高位交叉 (顺序编址)：** 高位地址选模块，低位地址选体内单元。用于**容量扩展**，无法提高并行访问带宽。
- **低位交叉 (交叉编址)：** 低位地址选模块，高位选单元。连续地址分布在不同模块中，可实现流水线式并行存取，大幅提升带宽。



多体交叉存储器：带宽与时间计算

核心参数定义

设模块数为 m 。

每个模块存取周期为 T 。

总线传送周期 (总线周期) 为 τ 。

为了保证流水线不阻塞，必须满足： $T \leq m \times \tau$

通常取 $m \geq \lceil T/\tau \rceil$ 作为最少模块数。

连续读取 n 个字的时间

对于低位交叉存储器，启动第一个模块需要 T ，之后每隔 τ 读出一个字。

$$t_{\text{total}} = T + (n - 1) \tau$$

对比：若是高位交叉，时间为 $n \times T$ 。带宽提升近 m 倍。

3. 主存与CPU的连接



地址线连接

CPU的地址线通向存储芯片。若芯片引脚少于CPU，通常将CPU的**低位地址线**接到芯片上。高位地址线用于"片选"逻辑扩容。



数据线连接

CPU的数据线必须与存储芯片的数据线相等。如果不等，必须进行**位扩展**，将多片芯片并联，组合成完整的字长。



控制线与片选线 (CS)

读写线 (WE) 直接连接。CPU的高位地址线通过译码器 (如 74LS138) 产生片选信号 (CS/CE)，决定当前激活哪一块存储芯片，即**字扩展**。

主存容量扩展：位扩展法

什么是位扩展？

当单个存储芯片的字长（数据线位数）小于CPU数据线位数时，需要进行位扩展。目的是**增加字长**，使其与CPU数据总线位数一致。

做法：将多个相同容量的芯片并联。

特点："增字长，不增字数"。

连接方式详解

- **地址线：**所有芯片的地址线全部并联连接到CPU地址线上。
- **控制线/片选线 (CS)：**所有芯片的CS端全部**并联**。这意味着它们同时工作，同时读写。
- **数据线：**每个芯片连接到CPU数据总线的不同引脚（如芯片1接D0-D7，芯片2接D8-D15）。

主存容量扩展：字扩展法

什么是字扩展？

当单个存储芯片的字数（存储单元数）无法满足系统要求的存储容量时，需进行字扩展。目的是**增加存储单元数量**。

特点： "增字数，不增字长"。

关键元件： 译码器 (如2:4译码器，3:8译码器)。

片选信号产生 (线选法 vs 译码片选法)

- **数据线与低位地址线：** 所有芯片并联。
- **片选线：** CPU的**高位地址线**连接到译码器输入端，译码器的输出端分别连接到不同芯片的 CS 端。
- **工作原理：** 任意时刻，通过译码器，只有一个芯片（或一组芯片）被选中进行数据传输，从而分配了连续的地址空间。

1. 磁盘存储器结构与原理

磁盘存储器由磁盘驱动器、磁盘控制器和盘片组成。

- **盘片 (Platter):** 涂有磁性材料。由多个盘片叠加组成磁盘组。
- **磁道 (Track):** 盘片表面的一组同心圆。最外侧为0道。越向内磁道周长越短，但位密度越高，容量相同。
- **扇区 (Sector):** 磁道被划分为若干个弧段，是磁盘读写的**最小物理单位**（通常为512B或4KB）。
- **柱面 (Cylinder):** 所有盘面上半径相同的磁道组成的圆柱面。磁盘通常按"柱面号、盘面号、扇区号"进行三维寻址。



磁盘存取时间计算 (核心公式)

T_a

总存取时间

磁盘存取时间构成

存取时间由三部分组成：

$$T_a = T_s + \frac{1}{2r} + \frac{b}{rN}$$

- T_s (寻道时间)：磁头移动到目标柱面所需的时间（占比最大，机械动作）。
- $1/(2r)$ (旋转延迟时间)：等待目标扇区旋转到磁头下方的时间。取平均值即半圈时间，其中 r 为转速 (转/秒)。
- $b/(rN)$ (传输时间)：读写数据的时间。 b 为传输字节数， N 为每条磁道容量。

2. 固态硬盘 (SSD)

基本原理与结构

基于**闪存 (Flash Memory)** 技术的存储器。包含主控芯片 (FTL, 闪存翻译层) 和闪存颗粒。

- **FTL:** 将操作系统的逻辑块地址 (LBA) 映射为闪存的物理地址，并处理垃圾回收等。
- **读写特性:** 以"页"(Page) 为单位读写，以"块"(Block) 为单位擦除。写入前必须擦除。
- **随机读写性能:** 极高，无机械寻道时间。

磨损均衡技术 (Wear Leveling)

由于Flash的擦写寿命有限（如几千次），为防止某个块被频繁擦写导致损坏，SSD主控采用磨损均衡算法：

- **动态磨损均衡:** 写入数据时，优先选择擦除次数较少的空闲块。
- **静态磨损均衡:** 后台自动将极少修改的冷数据（如系统文件）搬移，释放其占据的健康块供频繁写操作使用（更先进）。

机械硬盘(HDD) vs 固态硬盘(SSD)

性能指标	机械硬盘 (HDD)	固态硬盘 (SSD)
存储介质	磁表面 (金属盘片)	半导体 (NAND Flash)
存取方式	直接存取 (机械寻道)	随机存取 (电子寻址)
抗震性能 / 噪音	差 (易损坏磁头) / 有电机噪音	极佳 (无活动部件) / 0噪音
寻道时间	长 (毫秒级, 受限于机械运动)	无 (微秒级)
寿命限制	机械老化	闪存擦写次数限制

1. Cache 的基本原理

解决的问题

CPU的计算速度按摩尔定律快速增长，而DRAM访存速度增长缓慢。CPU经常因为等待数据而空转。
Cache基于**局部性原理**，用SRAM构建，充当CPU与主存间的缓冲，极大缩小速度鸿沟。


数据交换单位：块 (Block / Line)

Cache和主存被划分为**大小相等的块**（如64B）。
CPU与Cache之间以"字"为单位交换；而Cache与主存之间以"块"为单位交换。访存时，若数据不在Cache，则将包含该数据的整个块调入Cache。

2. Cache与主存之间的映射方式 (概览)

将主存块调入Cache时，主存块存放在Cache的哪个位置？这就需要地址映射。主存地址结构根据映射方式不同而不同。

- **直接映射 (Direct Mapping):** 固定的映射位置。
主存块 j 只能放到 Cache 块 i 中，其中 $i = j \pmod{C}$ (C 为 Cache 总块数)。
- **全相联映射 (Fully Associative):** 随意的映射位置。
主存块可以放入 Cache 中的任意一个空闲位置。
- **组相联映射 (Set Associative):** 折中方案。
Cache 分为若干组，主存块映射到固定的组，但组内的位置是任意的。



详细解析：直接映射 (Direct Mapping)



映射规则： $i = j \pmod{2^c}$ (主存块号取模Cache总块数)。



主存地址结构： 分为三部分：[主存字块标记(Tag) | Cache字块地址(Index/Line) | 块内地址(Offset)]。



查询过程： CPU给定主存地址，截取中间的"Cache字块地址(Index)"直接定位到Cache某一行，比较该行的标记(Tag)与地址高位的标记是否一致，若一致且有效位(Valid Bit)=1，则**命中**。



优缺点： 硬件实现最简单，查找速度最快。但**冲突率最高**（空间局部性差），即使Cache有大量空闲，两个映射到同一行的块也会发生"抖动"。

详细解析：全相联映射 (Fully Associative)



映射规则：主存中的任一块可以映射到Cache中的**任意一块**。



主存地址结构：分为两部分：[主存字块标记(Tag) | 块内地址(Offset)]。



查询过程：CPU提取主存地址高位的"标记(Tag)"，必须**并发地**与Cache中所有行的Tag进行比较（通常使用相联存储器CAM硬件实现），若有匹配且有效位为1，则命中。



优缺点：空间利用率最高，冲突率极低，只有Cache全满时才需要替换。但比较硬件极复杂，成本高，难以实现大容量Cache。

详细解析：N路组相联映射 (Set Associative)

 **映射规则：** 将Cache分为 Q 个组，每组包含 N 行(块)。主存块号 j 映射到 Cache 组号 $q = j \pmod{Q}$ ，但在该组内的 N 个位置可任意放。

 **主存地址结构：** [主存字块标记(Tag) | 组地址(Set Index) | 块内地址(Offset)]。

 **查询过程：** 结合了两者的优点。用"组地址"定位到唯一的某一组，然后将地址中的"标记(Tag)"与**该组内的所有 N 行**的Tag进行并发比较。

 **总结：** $N=1$ 时即为直接映射；当 $Q=1$ (仅1组) 即为全相联映射。现代计算机普遍采用组相联映射（如8路组相联）。

三种映射方式综合对比总结

比较项	直接映射	全相联映射	组相联映射 (N路)
灵活性 / 冲突率	极差 / 最高 (最易冲突)	最高 / 最低	适中 / 较低
比较硬件成本	只需1个比较器 (低)	需 C 个比较器 (极高)	需 N 个比较器 (适中)
主存地址结构	标记 + 行索引 + 块内偏移	标记 + 块内偏移	标记 + 组索引 + 块内偏移
标记(Tag)的位数	最少	最多	介于两者之间
适用场景	指令Cache、要求高频的地方	小容量Cache或TLB快表	通用数据/指令Cache (主流)

LRU (近期最少使用算法) 的硬件实现机制

计数器机制

为Cache的每一行设置一个计数器，用来记录该行多长时间未被访问。

- **命中时：** 命中的行计数器清0；比其原计数值**小**的计数器加1；其余不变。
- **未命中且有空闲：** 新装入的行计数器置0；其余非空闲行计数器全加1。
- **未命中且无空闲：** 寻找计数值**最大**的行，将其替换（淘汰）。新行计数器置0；其余加1。

计数器位数要求

对于 N 路组相联映射，由于替换只在组内发生，只需对同组内的 N 行进行LRU统计。

计数器的计数值最大为 $N-1$ 。

因此，LRU计数器的位数至少为 $\log_2 N$ 位。

例如：4路组相联，LRU位需2位 (0,1,2,3)。全相联因 N 极大，硬件实现困难。

Cache 替换算法

随机算法 (RAND)

随便选一个主存块替换

过于 Freestyle, 效果很差

先进先出算法 (FIFO)

优先替换最先被调入 Cache 的主存块

不遵循局部性原理, 效果差

近期最少使用 (LRU)

将最久没有被访问过的主存块替换。每个 Cache 行设置一个“计数器”，用于记录多久没被访问

基于“局部性原理”，近期被访问过的主存块，在不久的将来也很有可能被再次访问，因此淘汰最久没被访问过的块是合理的。LRU 算法的实际运行效果优秀，Cache 命中率高。

最不经常使用 (LFU)

将被访问次数最少的主存块替换。每个 Cache 行设置一个“计数器”，用于记录被访问过多少次

曾经被经常访问的主存块在未来不一定会用到，LFU 实际运行效果不好

Cache 块的总数
 $= 2^n$ ，则计数器
只需 n 位

4. Cache 写策略 (命中时的处理)

写回法 (Write-Back)

当CPU对Cache写命中时，只修改Cache的内容，而不立即写入主存。只有当此块**被换出**时，才写回主存。

- 需增设一个**脏位 (Dirty Bit)**，记录此块是否被修改过。
- **优点：**减少访问主存次数，速度快。
- **缺点：**存在不一致性隐患，多核/多DMA环境下需要复杂的缓存一致性协议。

全写法 (Write-Through)

当CPU对Cache写命中时，必须把数据同时写入Cache和主存（通常搭配写缓冲 Write Buffer 缓解速度差）。

- 不需要脏位。
- **优点：**实现简单，主存内容始终是最新的，一致性好。
- **缺点：**增加访存次数，写操作性能受限于主存速度。

4. Cache 写策略 (缺失时的处理)

写分配法 (Write-Allocate)

发生写不命中时，先把主存中的块调入Cache，然后在Cache中对其进行修改。

搭配：通常与**写回法 (Write-Back)** 配合使用。利用了空间局部性，后续对此块的读写都在Cache中高速进行。

非写分配法 (Not-Write-Allocate)

发生写不命中时，只将数据写入主存，不调入Cache。

搭配：通常与**全写法 (Write-Through)** 配合使用。既然无论如何都要写主存，未命中时就不必费时调块入Cache了。

1. 虚拟存储器的基本概念

为什么要虚拟存储器？

主存容量有限，无法同时装下所有大型程序。虚拟存储器将主存和辅存（如硬盘的交换区）结合，向用户提供一个比物理主存大得多的**逻辑地址空间**。

由操作系统和硬件（MMU）共同管理，对程序员完全透明。

虚实地址映射

- **逻辑地址 (虚拟地址 VA):** 程序员/编译器看到的地址空间。由虚拟页号和页内偏移组成。
- **物理地址 (实地址 PA):** 主存的实际地址。
- **核心任务:** 每次访存，必须通过硬件机制将 VA 动态转换为 PA。若数据不在主存，则触发缺页中断，从硬盘调入。

2. 页式虚拟存储器：地址转换过程


基本原理：

虚存空间和主存空间都被划分为大小相等的页（如4KB）。

- 虚拟地址分为：虚拟页号 (VPN) + 页内偏移 (Offset)。
- 物理地址分为：物理页框号 (PPN) + 页内偏移。
- **页表 (Page Table)**：存放在主存中，用于记录 VPN 到 PPN 的映射关系。

转换：

硬件MMU取出虚拟页号，查找页表。若该页在主存（装入位=1），则取出PPN与偏移拼接成物理地址；若不在（装入位=0），则发生缺页异常(Page Fault)。



页表项 (PTE) 的结构

-  **物理页框号 (PPN):** 最核心部分，记录该虚拟页映射到了主存的哪个物理块。
-  **有效位 (装入位 / Valid Bit):** 标识该页当前是否在主存中。若为0，访存会引发缺页异常。
-  **修改位 (脏位 / Dirty Bit):** 指示该页自装入主存后是否被修改过。用于决定页面置换时是否需要写回硬盘。
-  **访问位 (Reference Bit):** 记录近期是否被访问，供页面置换算法（如LRU/Clock）参考。
-  **保护位 (Protection):** 定义该页的读/写/执行权限，实现内存隔离保护。

快表 (TLB) 机制及其与Cache的协同



什么是TLB (快表)?

页表存放在主存，每次地址转换要多访存一次。为了加速，在MMU中引入一个小容量的高速缓存，即TLB (Translation Lookaside Buffer)。用来存放**近期最常使用的页表项**（即页表的Cache）。通常用相联存储器实现。



地址转换完整流程

CPU发出虚拟地址：

1. 先查TLB，若命中，直接得到PA。仅需1次访存。
2. 若TLB缺失，查主存页表(慢表)。得到PA，并将PTE装入TLB，需2次访存。
3. 若慢表也无(缺页)，引发异常交由OS处理。



TLB 与 Cache 协同

TLB 负责逻辑地址变物理地址；Cache 负责存放实际数据。现代处理器采用 **VIPT (虚索引实标签)**：用VA的Index查Cache，同时用VA的VPN查TLB获取PA的Tag。两者并行工作，极致提升速度。

3. 段式虚拟存储器的基本原理

按逻辑结构分段

程序按其逻辑功能被划分为多个模块（段），如代码段、数据段、堆栈段等。每个段的长度可以不相等。

逻辑地址包含两部分：**段号 + 段内地址(偏移量)**。

段表与地址转换

操作系统为主存维护一个**段表**。每个段表项包含：段基址、段长、状态位等。

- 转换时，利用段号查找段表获取段基址。
- **越界检查**：必须比较段内偏移量与段长。若偏移大于段长，则越界报错。
- 物理地址 = 段基址 + 段内偏移量。

4. 段页式虚拟存储器 (结合优势)

结合段式与页式的优点

段式管理便于共享和保护，逻辑清晰；页式管理不会产生外部碎片，主存利用率高。段页式系统结合了两者的优势。

做法：先将用户程序按逻辑分**段**，然后再将每个段划分为大小相等的**页**。

地址结构与三次访存


逻辑地址结构：**段号 + 段内页号 + 页内偏移**。

地址转换需要进行多次访存（无TLB情况下）：

- 查段表，得到该段的**页表基址**。
- 查该段对应的页表，得到物理页号。
- 拼接物理地址，访问真正的数据。

核心总结：Cache 与 虚拟存储器 的对比

比较维度	Cache - 主存 层次	主存 - 辅存 (虚存) 层次
主要目的	提高CPU访存速度，匹配CPU与主存的速度鸿沟	扩大存储器容量，提供巨大的逻辑地址空间
实现主体	完全由硬件实现，对所有程序员透明	操作系统(软件) + 硬件(MMU) 联合实现，对应用程序员透明，对系统程序员不透明
块大小 (交换单位)	几十到上百字节 (Block / Line)	几KB 到 几MB (Page)
缺失时的惩罚(代价)	较小 (百纳秒级，等待主存)	极大 (毫秒级，发生缺页中断，涉及磁盘I/O)
替换算法的复杂性	需硬件实现，较简单 (LRU)	由OS软件实现，可复杂 (Clock, 工作集等)



14. 【2011 统考真题】下列各类存储器中，不采用随机存取方式的是（ ）。

- A. EPROM B. CD-ROM C. DRAM D. SRAM

14. B

随机存取是指 CPU 可对存储器的任意一个存储单元中的内容随机存取，而且存取时间与存储单元的物理位置无关。A、C 和 D 均采用随机存取方式，CD-ROM 即光盘，采用串行存取方式（直接存取）。注意，CD-ROM 是只读型光盘存储器，不属于只读存储器 ROM。

32. 【2017 统考真题】某计算机主存按字节编址，由 4 个 $64\text{M} \times 8$ 位的 DRAM 芯片采用交叉编址方式构成，并与宽度为 32 位的存储器总线相连，主存每次最多读/写 32 位数据。若 double 型变量 x 的主存地址为 804 001AH，则读取 x 需要的存储周期数是（ ）。

A. 1

B. 2

C. 3

D. 4

32. C

交叉编址多模块存储器有轮流启动和同时启动两种方式，本题中所有存储模块一次并行读/写的总位数正好等于系统总线中的数据线数，故可以判定采用的是同时启动方式。在同时启动方式下，一个存储周期可以对所有芯片的同一行都读取一个字节。double 型变量占 64 位（8B）。其主存地址 804 001AH 的最低两位是 10，说明它从编号为 2 的芯片开始存储（编号从 0 开始），共占 3 行，因此需要同时启动 3 轮才能完成对 double 型变量的读取。从本题也可发现，采用同时启动方式时，一次读行也许会有没用的数据读入。

第 i 轮				
第 $i+1$ 轮				
第 $i+2$ 轮				
第 $i+3$ 轮				
第 $i+4$ 轮				
体号	00	01	10	11



33. 【2018 统考真题】假定 DRAM 芯片中存储阵列的行数为 r 、列数为 c ，对于一个 $2K \times 1$ 位的 DRAM 芯片，为保证其地址引脚数最少，并尽量减少刷新开销，则 r 、 c 的取值分别是 ()。

A. 2048, 1

B. 64, 32

C. 32, 64

D. 1, 2048

33. C

由题意，首先根据 DRAM 采用的是行列地址线复用技术，我们尽量选用行列差值不要太大的，选项 B、C 的地址线只需 6 根（取行或列所需地址线的最大值），轻松排除 A 和 D。其次，为了减小刷新开销，而 DRAM 一般是按行刷新的，所以应选行数值较少的。

34. 【2022 统考真题】某内存条包含 8 个 $8192 \times 8192 \times 8$ 位的 DRAM 芯片，按字节编址，支持突发（burst）传送方式，对应存储器总线宽度为 64 位，每个 DRAM 芯片内有一个行缓冲区（row buffer）。下列关于该内存条的叙述中，不正确的是（ ）。

A. 内存条的容量为 512 MB

B. 采用多模块交叉编址方式

C. 芯片的地址引脚为 26 位

D. 芯片内行缓冲有 8192×8 位

34. C

$8 \times 8192 \times 8192 \times 8 \text{bit} = 512 \text{MB}$ ，内存条的容量为 512MB，A 正确。存储器总线宽度 $64 = 8 \times 8 \text{bit}$ ，而每个芯片一次只能传输 8bit，需要 8 体多模块交叉编址采用同时启动方式才能实现，B 正确。芯片容量为 $8192 \times 8192 \times 8 \text{bit}$ ，按字节编址，地址线数应为 $\log_2(8192 \times 8192) = 26$ ，DRAM 采用地址复用技术，地址信号分行、列两次传送，因此地址引脚数为 $26/2 = 13$ 根，C 错误。芯片内行数是 8192，一行的大小是 $8192 \times 8 \text{bit}$ ，行缓冲长度就是一行的大小，D 正确。

16. 【2021 统考真题】某计算机的存储器总线中有 24 位地址线和 32 位数据线，按字编址，字长为 32 位。若 00 0000H ~ 3F FFFFH 为 RAM 区，则需要 512K×8 位的 RAM 芯片数为 ()。

A. 8

B. 16

C. 32

D. 64

16. C

000000~3FFFFFF，共有 $3FFFFFFH - 000000H + 1H = 400000H = 2^{22}$ 个地址，按字编址，字长为 32 位 (4B)，因此 RAM 区大小为 $2^{22} \times 4B = 2^{22} \times 32\text{bit}$ 。每个 RAM 芯片的容量为 $512K \times 8\text{bit} = 2^{19} \times 8\text{bit}$ ，所以需要 RAM 芯片的数量为 $(2^{22} \times 32\text{bit}) \div (2^{19} \times 8\text{bit}) = 32$ 。

17. 【2023 统考真题】某计算机的 CPU 有 30 根地址线，按字节编址，CPU 和主存连接时，要求主存芯片占满所有可能的存储地址空间，并且 RAM 区和 ROM 区所分配的空间大小比是 3:1。若 RAM 在低地址区，ROM 在高地址区，则 ROM 的地址范围是 ()。

A. 0000 0000H ~ 0FFF FFFFH

B. 1000 0000H ~ 2FFF FFFFH

C. 3000 0000H ~ 3FFF FFFFH

D. 4000 0000H ~ 4FFF FFFFH

17. C

地址空间为 2^{30} ，地址范围 0000 0000H ~ 3FFF FFFFH。RAM:ROM = 3:1，则 ROM 可分配的地址空间为 2^{28} ，从 3FFF FFFFH 往前数 2^{28} 个地址，即 ROM 的地址范围是 3000 0000H ~ 3FFF FFFFH。



11. 【2015 统考真题】若磁盘转速为 7200 转/分，平均寻道时间为 8ms，每个磁道包含 1000 个扇区，则访问一个扇区的平均存取时间大约是 ()。

A. 8.1ms

B. 12.2ms

C. 16.3ms

D. 20.5ms

11. B

存取时间 = 寻道时间 + 延迟时间 + 传输时间。存取一个扇区的平均延迟时间为旋转半周的时间，即 $(60/7200)/2 = 4.17\text{ms}$ ，传输时间为 $(60/7200)/1000 = 0.01\text{ms}$ ，因此访问一个扇区的平均存取时间为 $4.17 + 0.01 + 8 = 12.18\text{ms}$ ，保留一位小数则为 12.2ms。



12. 【2019 统考真题】下列关于磁盘存储器的叙述中，错误的是（ ）。

- A. 磁盘的格式化容量比非格式化容量小
- B. 扇区中包含数据、地址和校验等信息
- C. 磁盘存储器的最小读/写单位为 1 字节
- D. 磁盘存储器由磁盘控制器、磁盘驱动器和盘片组成

12. C

磁盘存储器的最小读/写单位为一个扇区，即磁盘按块存取。磁盘存储数据之前需要进行格式化，将磁盘分成扇区，并写入信息，因此磁盘的格式化容量比非格式化容量小。磁盘扇区中包含数据、地址和校验等信息。磁盘存储器由磁盘控制器、磁盘驱动器和盘片组成。

30. 【2016 统考真题】有如下 C 语言程序段:

```
for(k=0; k<1000; k++)  
    a[k] = a[k] + 32;
```

若数组 a 和变量 k 均为 int 型, int 型数据占 4B , 数据 Cache 采用直接映射方式, 数据区大小为 1KB 、块大小为 16B , 该程序段执行前 Cache 为空, 则该程序段执行过程中访问数组 a 的 Cache 缺失率约为 ()。

A. 1.25%

B. 2.5%

C. 12.5%

D. 25%

30. C

分析语句“ $a[k] = a[k] + 32$ ”: 首先读取 $a[k]$ 需要访问一次 $a[k]$, 之后将结果赋值给 $a[k]$ 需要访问一次, 共访问两次。第一次访问 $a[k]$ 未命中, 并将该字所在的主存块调入 Cache 对应的块中, 对该主存块中的 4 个整数的两次访问中, 只在访问第一次的第一个元素时发生缺失, 其他的 7 次访问中全部命中, 因此该程序段执行过程中访问数组 a 的 Cache 缺失率约为 $1/8$ 。

32. 【2021 统考真题】若计算机主存地址为 32 位，按字节编址，Cache 数据区大小为 32KB，主存块大小为 32B，采用直接映射方式和回写（Write Back）策略，则 Cache 行的位数至少是（ ）。

A. 275

B. 274

C. 258

D. 257

32. A

Cache 数据区大小为 32KB，主存块的大小为 32B，于是 Cache 中共有 1K 个 Cache 行，物理地址中偏移量部分的长度为 5bit。因为采用直接映射方式，所以 1K 个 Cache 行映射到 1K 个分组，物理地址中组号部分的长度为 10bit。32bit 的主存地址除去 5bit 的偏移量和 10bit 的组号后，还剩 17bit 的 tag 部分。又因为 Cache 采用回写法，所以 Cache 行的总位数应为 32B（数据位）+ 17bit（tag 位）+ 1bit（脏位）+ 1bit（有效位）= 275bit。

33. 【2022 统考真题】若计算机主存地址为 32 位，按字节编址，某 Cache 的数据区容量为 32KB，主存块大小为 64B，采用 8 路组相联映射方式，该 Cache 中比较器的个数和位数分别为（ ）。

A. 8, 20

B. 8, 23

C. 64, 20

D. 64, 23

33. A

Cache 采用组相联映射，主存地址结构应分为 Tag 标记、组号、块内地址三部分。主存块大小 = Cache 块大小 = 64B = 2^6 B，因此块内地址占 6 位。Cache 数据区容量为 32KB，每个 Cache 块大小为 64B，则 Cache 总块数 = $32\text{KB}/64\text{B} = 2^9$ ，由于采用 8 路组相联映射，即每 8 个 Cache 块为一个分组，因此总共被分为 $2^9/8 = 2^6$ 组，因此，组号占 6 位。除了块内地址和组号，剩余的位为 Tag 标记，占 $32 - 6 - 6 = 20$ 位。地址结构如下所示。

Tag 标记	组号	块内地址
20 位	6 位	6 位

Cache 采用 8 路组相联映射，因此在访问一个物理地址时，要先根据组号定位到某一分组，然后用物理地址的高 20 位（Tag 标记）与分组中 8 个 Cache 行的 Tag 标记做并行比较（用 8 个 20 位“比较器”实现），若某个 Cache 行的 Tag 标记与物理地址的高 20 位完全一致，则选中该 Cache 行。综上所述，在组相联映射的 Cache 中，“比较器”用于并行地比较分组中所有 Cache 行的 Tag 标记位与要访问物理地址的 Tag 标记位，因此比较器的个数就是分组中的 Cache 行数 8，比较器的位数就是 Tag 标记位数 20。

20. 【2022 统考真题】某计算机主存地址为 24 位，采用分页虚拟存储管理方式，虚拟地址空间大小为 4 GB，页大小为 4 KB，按字节编址。某个进程的页表部分内容如下表所示。

虚页号	实页号 (页框号)	存在位
82	024H	0
...	...	...
129	180H	1
130	018H	1

当 CPU 访问虚拟地址 0008 2840H 时，虚-实地址转换的结果是 ()。

- A. 得到主存地址 02 4840H
- B. 得到主存地址 18 0840H
- C. 得到主存地址 01 8840H
- D. 检测到缺页异常

20. C

页大小为 $4\text{KB} = 2^{12}\text{B}$ ，按字节编址，故页内地址为 12 位。虚拟地址空间大小为 $4\text{GB} = 2^{32}\text{B}$ ，故虚拟地址共 32 位，其中低 12 位为页内地址，高 20 位为虚页号。题中给出的虚拟地址为 0008 2840H，虚页号为高 20 位即 00082H（页内地址为低 12 位即 840H），82H 对应的十进制数为 130（注意题中页表的虚页号部分末尾未写 H，所以是十进制数，故查找时要先将虚页号转换为十进制数），查页表命中，并且存在位为 1，对应页框号为 018H。将查找到的页框号 018H 和页内地址 840H 拼接，得到主存地址为 01 8840H。